trigger Triggerlər iki dasyanaqlı vəziyyətə malik olan və xarici idarəedici siqnalın təsirindən sıçrayışla bir vəziyyətdən digərinə keçə bilən qurğuya deyilir. Diskret elementlər üzərində qurulmuş qeyri –asılı sürüşməli, kollektor-baza əlaqəli trigger 100%müsbət əks-əlaqəli iki kaskadlı sabit cərəyan gücləndiricisindən ibarətdir (şəkil 1). Sxemdə hər iki tranzistor açar rejimində işləyir, həmdə bu açarlar ardıcıl qoşulduğundan birincisinin çıxış gərginliyi bilavasitə ikincisini, ikincisinin çıxış gərginliyi isə birincisini idarə edir. Adətən tranzistorları və digər elementləri elə seçilir ki, (R_k1=R_k2 〖=R〗_k; R_1^'=R_1^=R_1;R_2^'=R_2^=R_2) sxem mümkün qədər simmetrik olsun. Lakin mütlək simmetriyanı heç vaxt əldə etmək mümkün olmadığından tarazlıq azacıq pozulmzsı müsbət əks- əlaqənin hesabına sxemi elə hala gətirir ki, tranzistorun biri bağlı, digəri isə açıq vəziyyətdə olur. Triggerin daha dayanaqlı işləməsi üçün sxemin parametrləri elə seçilir ki, açıq tranzistər doyma rejimində, bağlı tranzistor isə kəsilmə rejimində işləyir. Bunun üçün açıq tranzistorun baza cərəyanı bu tranzistor üçün bazanın doyma cərəyanından çox, bağlı tranzistorun baza gərginliyi isə mənfi və hər hansı verilən U_b0-a bərabər olmalıdır. Bu iki şərt R_1 və R_2-ni seçməklə təmin edilir. Birinci şərtin (I_b>I_(b.doy)) yerinə yetirilməsi üçün: R_1<R_k (η_21e R_2 E_k)⁄(〖(η〗_21e R_k E_b+R_2 E_k)) olmalıdır. η_21e-tranzistorun baza cərəyanının ötürmə əmsalıdır. İkinci şərti yerinə yetirmək üçün isə R_2<(E_b R_1)⁄U_b0 olmalıdır. Hər iki şərt E_b,η_21e və R_k-nin minimal qymətlərində ödənməlidir. R_k elə seçilir ki, açıq tranzistorun kollektor cərəyanı I_(k.doy)=E_k⁄R_k buraxıla bilən qiymətdən yuxarı olmasın. Sxemdə tranzistorunbirinin doyma, digərinin kəsilmə rejimlərində olduğu vəziyyət dayanıqlı vəziyyətdir və sxem bu vəziyyətdə istənilən qədər qala bilər. Xarici təsir nəticəsində tranzistorlar rollarını dəyişir və sxem digərdayanıqlı vəziyyətə keçir. Sxemdə kondensatorların olması vacibdir, və onlar burada iki vəzifəni yerinə yetirir: 1)sxemin vəziyyətinin dəyişməsinin başlancıc halında böyük doyma cərəyanı yaranır ki, bu da uyğun tranzistorunbaza cərəyanını artıraraq onun açılmasıı sürətləndirir ( bunlara sürətləndirici kondensatorlar deyilir); 2)işə buraxıcı impulslar qısa müddətə hər iki tranzistoru bgğlayırlar, lakin işəburaxıcı impuls gəlməzdən qabaq kondensatorlar müxtəlif gərginliklərə qədər dolmuş olurlar və ona görə də işəburaxmanın ilk anında kondensatorlar bir növ yaddaş rolunu oynayaraq, sonrakı proseslərin lazımı istiqamətini təmin edir. İnterqral mikrosem texnikasında triggerləri ya məntiq inteqral elementləri əsasında. Ya da mikrosxem şəklində tamamlanmış funksional element kimi hazırlayırlar. Funksional ələmətlərə görə R-S, D, T, J-K triggerləri müvcuddur. İdarəolunma üsuluna görə triggerlər asinxron və taktlaşdırılan triggerlər olurlar. Asinxron trigger onun məlumat girişinə siqnal daxil olan kimi bir vəziyyətdən digərinə keçir. Taktlaşdırılan trigger məlumat girişindən əlavə takt impulsları verilən girişə malik olur. Onun vəziyyətinin dəyişməsi yalnız icazəverici takt impulsunun təsiri nəticəsində baş verir. “VƏ-DEYİL” məntiq elementlərində qurulmuş asinxron RS-triggeri qurulmuş sxemin iki girişi s ̅ və R ̅ və iki çıxışı düz (Q) və invers (Q ̅) vardır (şəkil 2). Məntiqi “1”-ə Q=1, Q ̅=0, məntiq “0”-a Q=0, Q ̅=1 uyğun gəlir. S ̅ məlumat girişi ilə trigger məntiqi 1 vəziyyə-tinə, R ̅ məlumat girişi ilə isə ilkin məntiqi 0 vəziyyətinə keçirilir (invers). Cədvəldə hərhansı bir t^n anında S ̅ və P ̅ siqnallarının qiyməti və növbəti impulslar gələndən sonrakı t^(n+1) anında düz çıxışa görə triggerin vəziyyəti güstörilir. S ̅=0 və P ̅=1 halında triggerin bundan əvvəl 1 vəziyyətində idisə bu vəziyyət yenidən təsdiq olunur. 0 və ziyyətdə olubsa isə o, 1 vəziyyətinə keçirilir. Tutaq ki, Q=1, Q ̅=0. Əgər S ̅=1 olsa, E_1 (VƏ-DEYİL) elementinin digər girişindəki siqnalın qiymətindən asılı olmadan Q=1 alınır. Q=0, Q ̅=1 olanda isə S ̅=0 siqnalı E_1-i “1” vəziyyəti təsdiq olunur, yada o, 1 vəziyyətdən 0 vəziyyətinə keçirilir. S ̅=R ̅=1 halında triggerin bundan əvvəlki vəziyyəti saxlanılır. Tutaq ki, belə siqnallargələnə kimi Q=1, Q ̅=0 olmuşdur. S ̅=R ̅=1 olanda E_2-nin hər iki girişində 1 olduqdan Q ̅=0 alınır. E_1-in sağ girişində 0 olduğundan bu Q=1 verir. S ̅=R ̅=0 olanda hər iki elementin girişlərinin birində 0 olur. Bu halda Q=Q ̅=1 alınır. Çıxış siqnallarının belə qiymətləri triggerin nə 1, nə də 0 vəziyyətinə uyğun gəlmir, daha doğrusu trigger qeyri-müəyyən vəziyyət alır. Buna görə siqnallların bu cör kombinasiyası “VƏ-DEYİL” elementlərində qurulmuş asinxron trigger üçün qadağan olunmuş hesab olunur. “VƏ-YA-DEYİL” məntiq elementlərində qurulmuş R-S trigger giriş siqnallarının invers yox, düz qiymətləri ilə idarə olunur (şəkil 3). S=1, R=0 olanda belə trigger 1 vəziyyətini alır. Əgər bundan əvvəl sxem 0 vəziyyətində olmuşsa S=1, R=0 kombinasiyasındda o,1 vəziyyətinə keçir, 1 vəziyyətində olmuşsa, həmin vəziyyət saxlanılır. Doğrudan da S=1 olanda E_2 elementininikinci girişindəki siqnaldan asılı olmayaraq Q ̅=0 olur. Onda E_1-in hər iki girişində 0 olduğundan q=1 alınacaqdır. Eyni qayda ilə sübut oluna bilər ki, S=0, R=1 halında trigger həmişə 0 vəziyyətinə gəlir. S=R=0 olanda trigger əvvəlki vəziyyəti (0 və ya 1) saxlanılır. R=S=1 siqnalları bu sxem üçün qadağan olunmuş hesab olunur. “VƏ-DEYİL” elementlərində qurulmuş taktlaşdırılan R-S triggerin vəziyyətini yalnız T girişinə icazə verən takt impulsu daxil olanda dəyişir (şəkil 4). Sxemin bu xüsusiyyəti R-S triggerin girişinə E_3 və E_4-ün çıxışlarında “12 alınır. E_1 və E_2-də yığılmış R-S triggerin vəziyyəti dəyişir (t_0-t_1 intervalı). Triggerin vəziyyəti S=1, R==T=0 olanda (t_1-t_2) saxlanılır. t_2 anında S=T=1 və R=0 olur, E_3-ün çıxışında “0”, E_4-ün çıxışında “1” alınır və bu isə triggeri “1” vəziyyətinə keçirir. Triggerin vəziyyətinin növbəti dəyişməsi t_4 anında R=T=1, S=0 və t_5 anında S=T=1 siqnalları mümkün hesab edilmir, çünki bu halda E_3,E_4 elementlərinin çıxışlarında eyni zamanda “0” siqnalı alınır, bu isə bildiyimiz kimi “VƏ-DEYİL” elementlərində qurulmuş R-S trigger üçün qadağan olunmuşdur. Taktlaşdırılan R-S trigger rəqəmli qurğularda ikilik məumatı ilkin mənbədə müvcudolma vaxtından artıq müddətdə saxlamaq, məsələn, impuls sayğaclarından və registrlərdən gələn aralıq məlumatı saxlamaq üçün istifadə edilir. Bir məlumatı girişli D-triggerlər (delay – gecikdirmə) rergistrləri qurmaq üçün geniş istifadə olunur (şəkil 5). D-triggerdə girişdəki “1” siqnalı sxemin “1” vəziyyətinə, girişdəki “0” isə “0” vəziyyətinə uyğun gəlir. D-triggerlər brtaktlı və ikitaktlı olurlar. Bunların işarəsi giriş siqnalı kəsildikdən sonra “1” vəziyyətinin növbəti takt impulsu gələnə kimi saxlanması ilə əlaqədardır. Birtaktlı D-triggerdə giriş siqnalı gəlməzdən qabaq “0” vəziyyətindədir. t_1-t_2 intervalında girişdə D siqnalı təsir edir, triggerin vəziyyətini dəyişmir, çünki bu halda T=0, E_1, E_2-nin girişlərindəki siqnallar isə S ̅=R ̅=1 olur. t_2 anında T=1 siqnalının təsirindən E_3-ün çıxışında S=0, E_4-ün çıxışında isə R ̅=1 olur. Bu triggeri “1” vəziyyətinə keçirir. Triggerin vəziyyəti t_4 anına qədər dəyişmir, çünki T=0 olanda asinxron triggerin girişlərində S ̅=R ̅=1 alınır. t_4 anında T=1 siqnalının təsirindən R ̅=0,S ̅=1 alınır və trigger “0” vəziyyətinə keçir. İkitaktlı D-triggelərin iş prinsipi birtkatlı sxemlərə uyğundur. Fərq ondadır ki, burada triggerə məlumatın yazılması takt impulslarının bir ardıcıllığının, oxunması isə digər ardıcıllığın iştirakı ilə baş verir. İmpulslar ardıcıllıqları arasında faza sürüşməsi 〖180〗^0 olur. İkitaktlı sxemlər kombinə edilmiş məntiq elementləri üzərində qurulur (çəkil 6). Sxem “2VƏ-VƏ YA” elementlərində qurulub. Trigger “1” VƏ2 elementinin T2 və D girişlərində eyni zmanda siqnal olanda yazılır T-trigger öz vəziyyyətini hər növbəli gələn impulsun təsirindəndəyişir. Belə triggerlər impuls sayğaclarında geniş istifadə olunduğundan, onlara çox vaxt sayla işə buraxılan triggerlər deyilir. Onlar iki asinxron R-S triggerlər üzərində qurulur. Biri əsas (master), ikincisi isə köməkçi (slave) polu oynayır. M-S sxemi üzrə T-triggerin müxtəlif variantları qurula bilər (şəkil 7). Oxunma isə VƏ1-nin T1 girişinə siqnal verməklə həyata keçirilir. Sxemdə köməkçi triggeri (KT) idarə edən əlavə invertorun (E5) olması, onu invertorlu sxem olmasına dəlalət edir. Bu sxemdə giriş impulsunun ön cəbhəsinin təsirindən əsas trigger (ƏT), arxa cəbhəsinin t. Sirindən isə (t_4 müddətindən sonra) köməkçi trigger vəziyyətini dəyişir. Bu xüsusiyyətinə görə sxem həm də daxili gicikməsi olan trigger deyilir. Sxemdə elə şərait yaradılır ki, giriş siqnalının təsirindən vəziyyət dəyişəndən sonra yeni vəziyyəət mühafizə edilib saxlanıla bilsin. Bunun üçün vəziyyət dəyişmələri lazımı istiqamətdə aparılmalıdır: əgər trigger “1” vəziyyətində isə giriş impulsu onu “0” vəziyyətinə keçirməlidir və əksinə. Tutuaq ki, vəziyyət dəyişəndən sonra hər iki trigger “1” vəziyyətinə gətirilmişdir. ƏT-nin “1” vəziyyəti E_8 və E_9-un çıxışlarındakı “1” siqnalları hesabına saxlanılır. Bunların çıxışlarında “1” onda yaranır ki, girişlərin birində T=0-dır. KT-nin “1” vəziyyətində olması onunla əlaqədardır ki, T=0 olanda E_3-ün hər iki girişində “1” və onun çıxışında “0” olur. T-triggerin vəziyyətinin dəyişməsinin istiqamətləndirilməsi E_8 və E_9-un KT-nin çıxışları isə əaqədar olması hesabına baş verir. Əgər növbəti impulsa gələnə kimi triggerdə “1” yazııbsa. əks əlaqə dövrələri ilə E_9 -un “0” vəziyyətini alaraq ƏT-in “0” vəziyyətinə keçirir. Giriş impulsunun sonunda isə KT “0” vəziyyətinə keçirir. t_1 anına qədər əsas və köməkçi triggerlər “1” vəziyyətindədirlər. t_1 anında T=1 olduğundan ƏT “0” vəziyyətini alır, lakin bu zaman E_5-in çıxışında “0”, E_3 və E_4-ün çıışlarında isə “1” yaranır. Göründüyü kimi giriş impulsunun təsir etdiyi mərhələdə KT-in vəziyyəti dəyişmir. t_2 anında T=0 olur və E_3-ün çıxışında “1” alınır. E_4-ün hər iki girişinə “1” təsir edir, onun çıxışından başlayaraq giriş impulsu triggeri “1” vəziyyətinə keçirməyə başlayır. t_3 anında ƏT, t_4 anında isə KT “1” vəziyyətinə keçir və sonradan bu proses təkrar olunur. T-triggerinin girişində üç girişli “VƏ-DEYİL” elementlərindən istifadə etməklə J-K triggerinin sxemini almaq olar. Bunun nəticəsində əlavə iki giriş (J və K) əmələ gəlir (şəkil 8). J-K triggeri universal hesab olunur. J-K triggerin girişlərini müvafiq qaydada qoşmaqla ondan R-S, D və T- triggeri almaq olar. J-K triggeri və onun əsasında yayranan böötön triggerlər daxili gecikməsi olan triggerlərdir. T impulsu təsir edən anda məlumat ƏT-ə yazılır, impulsun sonunda ƏT-nin vəziyyəti KT-yə verilir. Sxemdəki daxili gücikmənin müddəti takt impulslarının davamiyyəti ilə müəyyən edilir. Gecikmənin mövcudluğu sxemlərin işarələrinə əlavə edilən t indeksində özünü göstərir. R-S_t və D_t triggerləri taktlaşdırılan triggerlərdir. R-S_t trigger J girişinə S, K girişinə isə R siqnalını verməklə alınır. D_t trigger K giriş dövrəsinə invertor daxil etməklə yaradılır. Sayla isə buraxılın T_t triggeri isə J və K girişlərinin T girişi ilə birləşdirilməsi ilə əldə edilir. Triggerlər məlumatı yadda saxlamaq, təkrarrolunma tezliyini bölmək, ipulsun formasını bərpa etmək, impulsları saymaq, düzbucaqlı impulslar formalaşdırmaq və s. məqsədlər üçün istifadə olunur.
Bu məqalə qaralama halındadır. Məqaləni redaktə edərək Vikipediyaya kömək edə bilərsiniz. Əgər mümkündürsə, daha dəqiq bir şablondan istifadə edin. Bu məqalə sonuncu dəfə 4 il əvvəl By erdo can tərəfindən redaktə olunub. (Yenilə)
Avqust 29, 2021
triggerler, trigger, triggerlər, dasyanaqlı, vəziyyətə, malik, olan, xarici, idarəedici, siqnalın, təsirindən, sıçrayışla, vəziyyətdən, digərinə, keçə, bilən, qurğuya, deyilir, diskret, elementlər, üzərində, qurulmuş, qeyri, asılı, sürüşməli, kollektor, baza, . trigger Triggerler iki dasyanaqli veziyyete malik olan ve xarici idareedici siqnalin tesirinden sicrayisla bir veziyyetden digerine kece bilen qurguya deyilir Diskret elementler uzerinde qurulmus qeyri asili surusmeli kollektor baza elaqeli trigger 100 musbet eks elaqeli iki kaskadli sabit cereyan guclendiricisinden ibaretdir sekil 1 Sxemde her iki tranzistor acar rejiminde isleyir hemde bu acarlar ardicil qosuldugundan birincisinin cixis gerginliyi bilavasite ikincisini ikincisinin cixis gerginliyi ise birincisini idare edir Adeten tranzistorlari ve diger elementleri ele secilir ki R k1 R k2 R k R 1 R 1 R 1 R 2 R 2 R 2 sxem mumkun qeder simmetrik olsun Lakin mutlek simmetriyani hec vaxt elde etmek mumkun olmadigindan tarazliq azaciq pozulmzsi musbet eks elaqenin hesabina sxemi ele hala getirir ki tranzistorun biri bagli digeri ise aciq veziyyetde olur Triggerin daha dayanaqli islemesi ucun sxemin parametrleri ele secilir ki aciq tranzister doyma rejiminde bagli tranzistor ise kesilme rejiminde isleyir Bunun ucun aciq tranzistorun baza cereyani bu tranzistor ucun bazanin doyma cereyanindan cox bagli tranzistorun baza gerginliyi ise menfi ve her hansi verilen U b0 a beraber olmalidir Bu iki sert R 1 ve R 2 ni secmekle temin edilir Birinci sertin I b gt I b doy yerine yetirilmesi ucun R 1 lt R k h 21e R 2 E k h 21e R k E b R 2 E k olmalidir h 21e tranzistorun baza cereyaninin oturme emsalidir Ikinci serti yerine yetirmek ucun ise R 2 lt E b R 1 U b0 olmalidir Her iki sert E b h 21e ve R k nin minimal qymetlerinde odenmelidir R k ele secilir ki aciq tranzistorun kollektor cereyani I k doy E k R k buraxila bilen qiymetden yuxari olmasin Sxemde tranzistorunbirinin doyma digerinin kesilme rejimlerinde oldugu veziyyet dayaniqli veziyyetdir ve sxem bu veziyyetde istenilen qeder qala biler Xarici tesir neticesinde tranzistorlar rollarini deyisir ve sxem digerdayaniqli veziyyete kecir Sxemde kondensatorlarin olmasi vacibdir ve onlar burada iki vezifeni yerine yetirir 1 sxemin veziyyetinin deyismesinin baslancic halinda boyuk doyma cereyani yaranir ki bu da uygun tranzistorunbaza cereyanini artiraraq onun acilmasii suretlendirir bunlara suretlendirici kondensatorlar deyilir 2 ise buraxici impulslar qisa muddete her iki tranzistoru bgglayirlar lakin iseburaxici impuls gelmezden qabaq kondensatorlar muxtelif gerginliklere qeder dolmus olurlar ve ona gore de iseburaxmanin ilk aninda kondensatorlar bir nov yaddas rolunu oynayaraq sonraki proseslerin lazimi istiqametini temin edir Interqral mikrosem texnikasinda triggerleri ya mentiq inteqral elementleri esasinda Ya da mikrosxem seklinde tamamlanmis funksional element kimi hazirlayirlar Funksional elemetlere gore R S D T J K triggerleri muvcuddur Idareolunma usuluna gore triggerler asinxron ve taktlasdirilan triggerler olurlar Asinxron trigger onun melumat girisine siqnal daxil olan kimi bir veziyyetden digerine kecir Taktlasdirilan trigger melumat girisinden elave takt impulslari verilen girise malik olur Onun veziyyetinin deyismesi yalniz icazeverici takt impulsunun tesiri neticesinde bas verir VE DEYIL mentiq elementlerinde qurulmus asinxron RS triggeri qurulmus sxemin iki girisi s ve R ve iki cixisi duz Q ve invers Q vardir sekil 2 Mentiqi 1 e Q 1 Q 0 mentiq 0 a Q 0 Q 1 uygun gelir S melumat girisi ile trigger mentiqi 1 veziyye tine R melumat girisi ile ise ilkin mentiqi 0 veziyyetine kecirilir invers Cedvelde herhansi bir t n aninda S ve P siqnallarinin qiymeti ve novbeti impulslar gelenden sonraki t n 1 aninda duz cixisa gore triggerin veziyyeti gustorilir S 0 ve P 1 halinda triggerin bundan evvel 1 veziyyetinde idise bu veziyyet yeniden tesdiq olunur 0 ve ziyyetde olubsa ise o 1 veziyyetine kecirilir Tutaq ki Q 1 Q 0 Eger S 1 olsa E 1 VE DEYIL elementinin diger girisindeki siqnalin qiymetinden asili olmadan Q 1 alinir Q 0 Q 1 olanda ise S 0 siqnali E 1 i 1 veziyyeti tesdiq olunur yada o 1 veziyyetden 0 veziyyetine kecirilir S R 1 halinda triggerin bundan evvelki veziyyeti saxlanilir Tutaq ki bele siqnallargelene kimi Q 1 Q 0 olmusdur S R 1 olanda E 2 nin her iki girisinde 1 olduqdan Q 0 alinir E 1 in sag girisinde 0 oldugundan bu Q 1 verir S R 0 olanda her iki elementin girislerinin birinde 0 olur Bu halda Q Q 1 alinir Cixis siqnallarinin bele qiymetleri triggerin ne 1 ne de 0 veziyyetine uygun gelmir daha dogrusu trigger qeyri mueyyen veziyyet alir Buna gore siqnalllarin bu cor kombinasiyasi VE DEYIL elementlerinde qurulmus asinxron trigger ucun qadagan olunmus hesab olunur VE YA DEYIL mentiq elementlerinde qurulmus R S trigger giris siqnallarinin invers yox duz qiymetleri ile idare olunur sekil 3 S 1 R 0 olanda bele trigger 1 veziyyetini alir Eger bundan evvel sxem 0 veziyyetinde olmussa S 1 R 0 kombinasiyasindda o 1 veziyyetine kecir 1 veziyyetinde olmussa hemin veziyyet saxlanilir Dogrudan da S 1 olanda E 2 elementininikinci girisindeki siqnaldan asili olmayaraq Q 0 olur Onda E 1 in her iki girisinde 0 oldugundan q 1 alinacaqdir Eyni qayda ile subut oluna biler ki S 0 R 1 halinda trigger hemise 0 veziyyetine gelir S R 0 olanda trigger evvelki veziyyeti 0 ve ya 1 saxlanilir R S 1 siqnallari bu sxem ucun qadagan olunmus hesab olunur VE DEYIL elementlerinde qurulmus taktlasdirilan R S triggerin veziyyetini yalniz T girisine icaze veren takt impulsu daxil olanda deyisir sekil 4 Sxemin bu xususiyyeti R S triggerin girisine E 3 ve E 4 un cixislarinda 12 alinir E 1 ve E 2 de yigilmis R S triggerin veziyyeti deyisir t 0 t 1 intervali Triggerin veziyyeti S 1 R T 0 olanda t 1 t 2 saxlanilir t 2 aninda S T 1 ve R 0 olur E 3 un cixisinda 0 E 4 un cixisinda 1 alinir ve bu ise triggeri 1 veziyyetine kecirir Triggerin veziyyetinin novbeti deyismesi t 4 aninda R T 1 S 0 ve t 5 aninda S T 1 siqnallari mumkun hesab edilmir cunki bu halda E 3 E 4 elementlerinin cixislarinda eyni zamanda 0 siqnali alinir bu ise bildiyimiz kimi VE DEYIL elementlerinde qurulmus R S trigger ucun qadagan olunmusdur Taktlasdirilan R S trigger reqemli qurgularda ikilik meumati ilkin menbede muvcudolma vaxtindan artiq muddetde saxlamaq meselen impuls saygaclarindan ve registrlerden gelen araliq melumati saxlamaq ucun istifade edilir Bir melumati girisli D triggerler delay gecikdirme rergistrleri qurmaq ucun genis istifade olunur sekil 5 D triggerde girisdeki 1 siqnali sxemin 1 veziyyetine girisdeki 0 ise 0 veziyyetine uygun gelir D triggerler brtaktli ve ikitaktli olurlar Bunlarin isaresi giris siqnali kesildikden sonra 1 veziyyetinin novbeti takt impulsu gelene kimi saxlanmasi ile elaqedardir Birtaktli D triggerde giris siqnali gelmezden qabaq 0 veziyyetindedir t 1 t 2 intervalinda girisde D siqnali tesir edir triggerin veziyyetini deyismir cunki bu halda T 0 E 1 E 2 nin girislerindeki siqnallar ise S R 1 olur t 2 aninda T 1 siqnalinin tesirinden E 3 un cixisinda S 0 E 4 un cixisinda ise R 1 olur Bu triggeri 1 veziyyetine kecirir Triggerin veziyyeti t 4 anina qeder deyismir cunki T 0 olanda asinxron triggerin girislerinde S R 1 alinir t 4 aninda T 1 siqnalinin tesirinden R 0 S 1 alinir ve trigger 0 veziyyetine kecir Ikitaktli D triggelerin is prinsipi birtkatli sxemlere uygundur Ferq ondadir ki burada triggere melumatin yazilmasi takt impulslarinin bir ardicilliginin oxunmasi ise diger ardicilligin istiraki ile bas verir Impulslar ardicilliqlari arasinda faza surusmesi 180 0 olur Ikitaktli sxemler kombine edilmis mentiq elementleri uzerinde qurulur cekil 6 Sxem 2VE VE YA elementlerinde qurulub Trigger 1 VE2 elementinin T2 ve D girislerinde eyni zmanda siqnal olanda yazilir T trigger oz veziyyyetini her novbeli gelen impulsun tesirindendeyisir Bele triggerler impuls saygaclarinda genis istifade olundugundan onlara cox vaxt sayla ise buraxilan triggerler deyilir Onlar iki asinxron R S triggerler uzerinde qurulur Biri esas master ikincisi ise komekci slave polu oynayir M S sxemi uzre T triggerin muxtelif variantlari qurula biler sekil 7 Oxunma ise VE1 nin T1 girisine siqnal vermekle heyata kecirilir Sxemde komekci triggeri KT idare eden elave invertorun E5 olmasi onu invertorlu sxem olmasina delalet edir Bu sxemde giris impulsunun on cebhesinin tesirinden esas trigger ET arxa cebhesinin t Sirinden ise t 4 muddetinden sonra komekci trigger veziyyetini deyisir Bu xususiyyetine gore sxem hem de daxili gicikmesi olan trigger deyilir Sxemde ele serait yaradilir ki giris siqnalinin tesirinden veziyyet deyisenden sonra yeni veziyyeet muhafize edilib saxlanila bilsin Bunun ucun veziyyet deyismeleri lazimi istiqametde aparilmalidir eger trigger 1 veziyyetinde ise giris impulsu onu 0 veziyyetine kecirmelidir ve eksine Tutuaq ki veziyyet deyisenden sonra her iki trigger 1 veziyyetine getirilmisdir ET nin 1 veziyyeti E 8 ve E 9 un cixislarindaki 1 siqnallari hesabina saxlanilir Bunlarin cixislarinda 1 onda yaranir ki girislerin birinde T 0 dir KT nin 1 veziyyetinde olmasi onunla elaqedardir ki T 0 olanda E 3 un her iki girisinde 1 ve onun cixisinda 0 olur T triggerin veziyyetinin deyismesinin istiqametlendirilmesi E 8 ve E 9 un KT nin cixislari ise eaqedar olmasi hesabina bas verir Eger novbeti impulsa gelene kimi triggerde 1 yaziibsa eks elaqe dovreleri ile E 9 un 0 veziyyetini alaraq ET in 0 veziyyetine kecirir Giris impulsunun sonunda ise KT 0 veziyyetine kecirir t 1 anina qeder esas ve komekci triggerler 1 veziyyetindedirler t 1 aninda T 1 oldugundan ET 0 veziyyetini alir lakin bu zaman E 5 in cixisinda 0 E 3 ve E 4 un ciislarinda ise 1 yaranir Gorunduyu kimi giris impulsunun tesir etdiyi merhelede KT in veziyyeti deyismir t 2 aninda T 0 olur ve E 3 un cixisinda 1 alinir E 4 un her iki girisine 1 tesir edir onun cixisindan baslayaraq giris impulsu triggeri 1 veziyyetine kecirmeye baslayir t 3 aninda ET t 4 aninda ise KT 1 veziyyetine kecir ve sonradan bu proses tekrar olunur T triggerinin girisinde uc girisli VE DEYIL elementlerinden istifade etmekle J K triggerinin sxemini almaq olar Bunun neticesinde elave iki giris J ve K emele gelir sekil 8 J K triggeri universal hesab olunur J K triggerin girislerini muvafiq qaydada qosmaqla ondan R S D ve T triggeri almaq olar J K triggeri ve onun esasinda yayranan booton triggerler daxili gecikmesi olan triggerlerdir T impulsu tesir eden anda melumat ET e yazilir impulsun sonunda ET nin veziyyeti KT ye verilir Sxemdeki daxili gucikmenin muddeti takt impulslarinin davamiyyeti ile mueyyen edilir Gecikmenin movcudlugu sxemlerin isarelerine elave edilen t indeksinde ozunu gosterir R S t ve D t triggerleri taktlasdirilan triggerlerdir R S t trigger J girisine S K girisine ise R siqnalini vermekle alinir D t trigger K giris dovresine invertor daxil etmekle yaradilir Sayla ise buraxilin T t triggeri ise J ve K girislerinin T girisi ile birlesdirilmesi ile elde edilir Triggerler melumati yadda saxlamaq tekrarrolunma tezliyini bolmek ipulsun formasini berpa etmek impulslari saymaq duzbucaqli impulslar formalasdirmaq ve s meqsedler ucun istifade olunur Bu meqale qaralama halindadir Meqaleni redakte ederek Vikipediyaya komek ede bilersiniz Eger mumkundurse daha deqiq bir sablondan istifade edin Bu meqale sonuncu defe 4 il evvel By erdo can terefinden redakte olunub Yenile Menbe https az wikipedia org w index php title Triggerler amp oldid 3750168, wikipedia, oxu, kitab, kitabxana, axtar, tap, hersey,
ne axtarsan burda
, en yaxsi meqale sayti, meqaleler, kitablar, oyrenmek, wiki, bilgi, tarix, seks, porno, indir, yukle, sex, azeri sex, azeri, seks yukle, sex yukle, izle, seks izle, porno izle, mobil seks, telefon ucun, chat, azeri chat, tanisliq, tanishliq, azeri tanishliq, sayt, medeni, medeni saytlar, chatlar, mekan, tanisliq mekani, mekanlari, yüklə, pulsuz, pulsuz yüklə, mp3, video, mp4, 3gp, jpg, jpeg, gif, png, şəkil, muisiqi, mahnı, kino, film, kitab, oyun, oyunlar.
